High-Speed Design-for-Test Architecture for Asynchronous NoC-based Systems-on-Chip - Archive ouverte HAL
Article Dans Une Revue IEEE Transactions on Computers Année : 2008

High-Speed Design-for-Test Architecture for Asynchronous NoC-based Systems-on-Chip

Domaines

Micro et nanotechnologies/Microélectronique

Vincent Beroulle  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01105282

Soumis le : mardi 20 janvier 2015-10:19:15

Dernière modification le : mercredi 18 décembre 2024-09:55:30

Fichier non déposé

Dates et versions

hal-01105282 , version 1 (20-01-2015)

Identifiants

  • HAL Id : hal-01105282 , version 1

Citer

Xuan-Tu Tran, Yvain Thonnart, Jean Durupt, Vincent Beroulle, Chantal Robach. High-Speed Design-for-Test Architecture for Asynchronous NoC-based Systems-on-Chip. IEEE Transactions on Computers, 2008, 10, pp.12. ⟨hal-01105282⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CEA UGA LCIS DRT LETI CEA-GRE
193 Consultations
0 Téléchargements

Partager

More