In-place memory mapping approach for optimized parallel hardware interleaver architectures - Archive ouverte HAL
Communication Dans Un Congrès Année : 2015

In-place memory mapping approach for optimized parallel hardware interleaver architectures

Domaines

Architectures Matérielles [cs.AR] Systèmes embarqués Traitement du signal et de l'image [eess.SP] Réseau de neurones [cs.NE] Ingénierie assistée par ordinateur

Cyrille Chavet  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01101586

Soumis le : vendredi 9 janvier 2015-09:57:31

Dernière modification le : mardi 27 août 2024-12:45:33

Fichier non déposé

Dates et versions

hal-01101586 , version 1 (09-01-2015)

Identifiants

  • HAL Id : hal-01101586 , version 1

Citer

Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy. In-place memory mapping approach for optimized parallel hardware interleaver architectures. Design Automation and Test in Europe (DATE 2015), Mar 2015, Grenoble, France. ⟨hal-01101586⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST CNRS LAB-STICC_UBO UBS LAB-STICC_UBS ENIB LAB-STICC_ENIB LAB-STICC LAB-STICC_UBS_2
184 Consultations
0 Téléchargements

Partager

More