In-place memory mapping approach for optimized parallel hardware interleaver architectures - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2015
Fichier non déposé

Dates et versions

hal-01101586 , version 1 (09-01-2015)

Identifiants

  • HAL Id : hal-01101586 , version 1

Citer

Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy. In-place memory mapping approach for optimized parallel hardware interleaver architectures. Design Automation and Test in Europe (DATE 2015), Mar 2015, Grenoble, France. ⟨hal-01101586⟩
176 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More