

# Premiers reports de diodes réalisés avec la terminaison à tranchée profonde sur un substrat DBC alumine par frittage de pâte d'argent nanométrique

Fédia BACCAR, Loïc THEOLIER, François LE HENAFF, Stéphane AZZOPARDI, Eric WOIRGARD

Université de Bordeaux, Laboratoire IMS, UMR 5218, F-33400 Talence, France

Email: <a href="mailto:fedia.baccar@ims-bordeaux.fr">fedia.baccar@ims-bordeaux.fr</a>

#### RESUME

Actuellement, les composants de puissance utilisés industriellement sont basés sur des structures périphériques volumineuses pour tenir la tension. Dans ce contexte, une nouvelle terminaison (DT²) basée sur une tranchée remplie de BenzoCycloButène (BCB) a été proposée. Cet article présente les premiers reports de diodes réalisés avec cette terminaison innovante sur un substrat DBC alumine par frittage de pâte d'argent nanométrique. L'objectifde ce travail estde caractériser les variations de tenue en tension du composant après l'assemblage par frittage et après une première série de vieillissementsaccélérés. Des simulations par éléments finis complètent les observations optiques et permettent d'expliquer les variations observées.

MOTS-CLES – « Deep Trench Termination » « Tenue en tension » « Vieillissements accélérés », « TCAD-SENTAURUS, « BenzoCycloButène »

#### 1. Introduction


L'électronique de puissance est au centre des problématiques environnementales de par les nombreuses applications électriques (traction électrique, gestion du réseau de distribution électrique, domotique, transports, systèmes portables, etc.). L'amélioration des performances de ces composants, en termes d'économie d'énergie, de coût, de taille, de tenue en tension et de fiabilité, est un facteur clé de réduction de la consommation de l'énergie. Plusieurs techniques de terminaison ont été proposées dans le but d'améliorer la tenue en tension des composants de puissance : guard rings [5], junctiontermination extension (JTE) [6] et field-limiting rings (FLR) [7]. Ces techniques sont basées sur la nécessité de répartir au mieux la zone de charge d'espace déployée par la jonction polarisée en inverse. Il est en effet nécessaire de distribuer le potentiel sur la plus grande surface de silicium possible. Cela permet de diminuer son gradient et donc le champ électrique dans la structure. Avec les concepts de SuperJonction, dans lesquels le champ électrique est réparti dans le volume du composant, de nouvelles terminaisons volumiques ont été développées. Une réponse à cette problématique est la terminaison « Deep Trench Termination » (DT²). Elle se compose d'une tranchée large et profonde remplie d'un diélectrique recouverte par une plaque de champ en surface.

Dans ce contexte, des diodes DT<sup>2</sup> sont reportés pour la première fois par frittage de pâte d'argent nanométrique sur des substrats DBC. De plus, une première série de vieillissements accélérés a mis en avant des variations de la tenue en tension. Des simulations par éléments finis apportent un début d'explication à ces variations de comportement provenant de phénomènes non observable par analyses optiques.

# 2. Présentation de la structure de la puce

La structure de la terminaison de la diode est présentée Figure 1(a). Elle se base sur une tranchée large et profonde remplie par du BenzoCycloButène (BCB)et recouverte par une plaque de champs en surface[1]. Pour une tenue en tension de 1200 Volts, la largeur de la tranchée est de 70 µm, sa profondeur est de 110 µm et la plaque de champ mesure 40 µm. Pour la compréhension des phénomènes électriques, il a été nécessaire de différentier l'interface interne de la terminaison (zone 1) et l'interface externe (zone 2). La Figure 1 (b) présente la vue de dessus de la diode. Nous

pouvons observer que la zone active est encerclée par une tranchée de BCB et que la métallisation de surface est en or. Les composants en notre possession ont une surface active d'un millimètre carré.






Figure 1 (a) Vue de coupe (a) et de dessus (b) et de la structure.

## 3. Résultats expérimentaux

Du fait de la durée de fonctionnement importante des composants de puissance par rapport à l'évolution permanente des technologies, il n'est pas possible d'estimer le temps de fonctionnement des composants en se basant uniquement sur un retour d'expérience. C'est pourquoi il est nécessaire de recourir à des essais devieillissements accélérés de manière à provoquer une apparition rapide de défaillances identiques à celles pouvant êtreobservées dans le cadre d'un fonctionnement réelle.

#### 3.1 Procédure expérimentale

Le frittage de pâte d'argent est une nouvelle technologie d'assemblage qui offre une alternative intéressante à la technologie de brasage. En effet, en plus de propriétés électriques, thermiques et mécaniques de l'argent massif supérieures à celle des brasures et de sa température de fusion élevée (961°C), de nombreux travaux ont démontré [8] [9] les avantages qu'apporte le frittage de pâte d'argent nanométrique dans le cadre de la réalisation d'assemblage de puissance. Dans cette optique, le laboratoire IMS s'est doté d'un savoir-faire sur le frittage de pâte d'argent nanométrique [9]. Les puces semi-conductrices ont donc été reportées sur des substrats DBC (Alumine et métallisation Cu/Ni/Au) en utilisant un procédé d'assemblage par frittage de pâte d'argent simple, rapide et reproductible en trois étapes [8] :

- 1- Sérigraphie de 100 μm de la pâte d'argent Argomax® 2020,
- 2- Pré-frittage : évacuation des solvants présents dans la pâte d'argent à 130 °C en 30 minutes,
- 3- Frittage sous pression (10 MPa), à moyenne température (250 °C) en 1 minute.

Les premiers tests d'assemblage par frittage de pâte d'argent n'ont pas apporté les résultats escomptés. En effet, des cassures ont été observées dans la puce lors d'analyses optiques. Après avoir optimisé le processus de frittage pour les assemblages de notre étude, nous avons obtenu des assemblages fonctionnels comme le montre la Figure 2.L'étape suivante a été la réalisation des connexions électrique de la puce vers l'extérieur du module pour obtenir des véhicules de tests caractérisables électriquement (Figure 3). Les profils de température des tests de vieillissements accélérés ont été définis pour caractériser la fiabilité des assemblages par rapport aux demandes de l'industrie automobile. Ces essais ont été réalisés sur une durée de 50 heures en utilisant une enceinte climatique Climats série CTr avec les paramètres suivants : -40 °C / +125 °C, chocs, paliers de 30 minutes.




Figure 2 : Vue de coupe de la puce reportée sur substrat après optimisation de processus de frittage.





Figure 3 : Assemblage fritté et câblé de deux puces sur un substrat DBC (Al<sub>2</sub>O<sub>3</sub> et métallisé Cu/Ni/Au).

#### 3.2 Mesures électriques

Une première série de mesures électriques a été réalisée suite au procédé d'assemblage. Les véhicules de tests ont ensuite été vieillis entre -40 °C et +125 °C. Les essais ont été effectués sur deux diodes dont les tensions de claquage sont de l'ordre de 1300 Volts. Pour ces deux diodes 1 et 2, la courbe bleue présente la tenue en tension avant vieillissement (t0), alors que la courbe rouge présente la tenue en tension après 50 heures de vieillissement (t50). Nous remarquons dans la Figure 4 que le veillissement à tendance à augmenter la tenue en tension, alors que ce n'est pas le cas pour la diode 2 (Figure 5).




L'hypothèse que nous proposons est l'apparition de charges fixes à l'interface silicium/BCB. Les variations thermiques induisent un stress mécanique et il est possible qu'apparaisse un décollement des matériaux de l'ordre nanométrique à micrométrique le long de l'interface silicium/BCB et en même temps des charges fixes. Ne pouvant le justifier de manière expérimentale, il nous semble intéressant de comprendre l'influence d'un décollement et l'influence de charges fixes par simulation. Le logiciel de modélisations par éléments finis TCAD-SENTAURUS a été choisi pour intégrer ces dégradations et déterminer les caractéristiques électriques du modèle.

## 4. Simulations par éléments finis

#### 4.1 Insertion d'une fissure dans la structure

Les simulations reprennent la géométrie de la structure présentée en Figure 1 (a) à laquelle nous avons ajouté un décollement d'épaisseur variable au niveau de l'interface silicium/BCB : soit à l'interface interne de la terminaison (zone 1), soit à l'interface externe (zone 2). L'objectif de ces simulations est de comprendre l'influence d'une telle modification structurelle sur la caractéristique inverse de la diode.Les Figure 6 et Figure 7 présentent les caractéristiques inverses de la diode en fonction de l'épaisseur de décollement et de son emplacement.







Figure 6 : Variation de la caractéristique inverse de la diode en fonction de l'épaisseur de décollement à l'interface Si/BCB intérieur.

Figure 7 : Variation de la caractéristique inverse de la diode en fonction de l'épaisseur de décollement à l'interface Si/BCB extérieur.

Nous pouvons observer que les caractéristiques électriques se superposent. Ceci s'explique par le fait que le champ électrique dans la structure est concentré au bout de la plaque de champ et que nous n'apportons pas de modification dans cette région. L'insertion d'un vide dans la structure à l'interface silicium/ BCB modifie la répartition des lignes de potentiel dans celle-ci à cause de la faible permittivité du milieu. Cette modification engendre une augmentation locale du champ électrique, mais reste très faible et n'intervient pas dans la tenue en tension de la structure. Un décollement des deux matériaux ne peut donc pas être identifié par une modification de la tenue en tension.

#### 4.2 Insertion de charges dans la structure

Dans ces simulations, nous avons insérés des quantités de charges fixes (trous et électrons) à l'interface silicium/ BCB. Les Figure 8 et Figure 9 présentent les caractéristiques inverses de la diode en fonction du type de charges fixes et de leur emplacement.






Figure 8 : Variation de la caractéristique inverse de la diode en fonction des types de charges insérés dans la zone 1.

Figure 9 : Variation de la caractéristique inverse de la diode en fonction des types de charges insérés dans la zone 2.

Nous remarquons que les deux zones réagissent différemment à la présence de charges électriques. En effet, la zone de charge d'espace étant du coté interne de la tranchée (zone 1), elle ne se voit pas influencéepar des charges sur l'interface externe de la terminaison. Par contre, l'insertion de charges positives (trous)crée unejonction $P^+$ verticalele long de l'interface interne et protège la jonction  $P^+N^-$ , ce qui augmentela tension de claquage. Inversement, l'insertion de charges négatives (électrons) crée unejonction  $N^+$ verticale le long de l'interface interne ce qui gêne la déplétion des charges dans le silicium à proximité de la tranchée et réduit la tenue en tension de la structure. Cesrésultats pourraientexpliquerla tendance observéedans les mesures expérimentales.

### 5. Conclusion

Cette étude montre que la diode DT² rempli par du BCB peut être reportéesurdes substrats DBC alumine métallisésor avec la technique de frittage de pâte d'argent. Elle présente également le fait qu'il est difficile de confirmer la présence d'un décollement de quelques micromètres le long de l'interface silicium/BCB par une mesure électrique. Par contre cette étude propose de justifier les variationsélectriques après une série de vieillissements électriques par l'apparition de charges électriques fixes. Il reste intéressant d'effectuer de nouvelles mesures électriques pour confirmer la présence de ces charges dans la structure.

#### 6. Références

- [1] L. Théolier et al. "A new junction technique: the Deep Trench Termination (DT<sup>2</sup>)", ISPSD 2009, pp. 176-179, 2009.
- [2] R. Kamibaba et al., "Design of trench termination for High Voltage Device", ISPSD 2010, pp. 107-110, 2010.
- [3] K. Seto et al., "Universal trench edge termination design", ISPSD 2012, pp. 161 164, 2012.
- [5] Y. C. Kao, E. D. Wolley, "High-Voltage Planar p-n Junction", Proceedings of the IEEE, vol. 55, 1967.
- [6] V. A. K. Temple, W. Tantraporn, "Junction termination extension for the near-ideal breakdown voltage in p-n junction", IEEE Trans. Electron Devices, vol. ED-33, pp. 1601-1608, Oct. 1986.
- [7] J-K. Oh, M-W. Ha, M-K. Han, Y-I. Choi, "A New Junction Termination Method Employing Shallow Trenches Filled With Oxide", IEEE Trans. Electron Devices, vol. ED-25, pp. 16-18, Jan. 2004.
- [8] F. Le Henaff etal., "A preliminary study on the thermal and mechanical performances of sintered nano-scale silver die-attach technology depending on the substrate metallization", Microelectronics Reliability, Vol. 52, pp. 2321–2325.
- [9] G. Bai, "Low-temperature sintering of nano scale silver paste for semiconductor device interconnection" PhD thesis, 2005, Virginia Polytechnic Institute (USA).