

Diagnostic de défauts d'un convertisseur DC/DC boost entrelacé pour véhicules électriques à pile à combustible

Damien GUILBERT, Arnaud GAILLARD, Abdoul N'DIAYE, Abdesslem DJERDIR
 IRTES-SET, UTBM, 90010 BELFORT Cedex
 Fédération de Recherche CNRS FCLab (FR CNRS 3539), Rue Thierry Mieg, 90010 BELFORT

RESUME - Au cours des dernières décennies, les progrès dans la technologie de l'électronique de puissance a permis de développer l'utilisation des convertisseurs de puissance dans une large gamme d'applications incluant les véhicules électriques. Dans de telles applications critiques, un haut niveau de fiabilité est nécessaire. Les convertisseurs de puissance jouent un rôle essentiel dans le maintien d'un fonctionnement normal pour tous les types de transport électrifié, incluant les véhicules électriques à pile à combustible. Par conséquent, la fiabilité des convertisseurs est cruciale, puisque un défaut dans ces circuits pourrait provoquer une panne ou un dysfonctionnement sur l'ensemble de la chaîne de traction si aucune stratégie tolérante aux défauts n'était appliquée. L'objectif de cet article est de présenter une méthode de diagnostic originale fondée sur trois nouvelles variables créées à partir des mesures de courant de phase. Une connaissance approfondie de l'emplacement du défaut permet de mettre en place une stratégie tolérante aux défauts afin d'optimiser les modes dégradés.

Mots-clés—Véhicule électrique à pile à combustible, convertisseur boost entrelacé, mode sain, mode dégradé, diagnostic, stratégie tolérante aux défauts, ondulations de courant.

1. INTRODUCTION

Récemment (i.e 2011), une enquête sur l'industrie concernant la fiabilité des convertisseurs de puissance a été réalisée afin de déterminer les besoins de l'industrie et les attentes de fiabilité [1]. Selon cette enquête, les semi-conducteurs de puissance sont classés comme les composants les plus fragiles dans les convertisseurs de puissance. En outre, l'enquête a permis de souligner les causes des principales contraintes des semi-conducteurs de puissance :

- 1) Environnement ;
- 2) Transitoires (charge, changement des conditions de fonctionnement de la source d'entrée, défauts) ;
- 3) Charge importante.

En raison de l'importance des semi-conducteurs de puissance, de nombreux chercheurs ont publiés des articles concernant des méthodes de diagnostic de défauts pour les convertisseurs de puissance, incluant les convertisseurs DC/DC [2]-[15]. L'histogramme représenté sur la Fig.1, montre l'évolution du nombre d'articles [16] concernant les méthodes de diagnostic des défauts d'interrupteurs de puissance associées dans certains cas à des stratégies tolérantes aux défauts. Cette évolution

souligne que le diagnostic des défauts dans les convertisseurs DC/DC est un sujet émergent en électronique de puissance.




Fig.1. Evolution du nombre d'articles sur le diagnostic des défauts d'interrupteurs de puissance dans les convertisseurs DC/DC [16].

Les défauts les plus communs dans les interrupteurs de puissance sont les défauts de circuit-ouvert, de commande et de court-circuit [14]. En outre, les défauts de circuit-ouvert peuvent être une conséquence des défauts de court-circuit si et seulement si les fusibles fondent avant qu'un défaut de court-circuit endommage le système [17]. Dans notre étude, les défauts de circuit-ouvert sont considérés. Une fois que le défaut a été détecté, l'arrêt du convertisseur doit être évité. Pour assurer une continuité de service et/ou réduire les effets indésirables des modes dégradés, une topologie de convertisseur DC/DC tolérante aux défauts doit être utilisée. En se basant sur la littérature existante [16], seulement 33% des articles présentent une méthode de diagnostic associée à une stratégie tolérante aux défauts. Différentes approches sont présentées dans la littérature pour les convertisseurs DC/DC tolérants aux défauts. Certaines sont basées sur la redondance dynamique avec une reconfiguration du contrôle [2]-[7] ; tandis que d'autres utilisent une reconfiguration du contrôle sans redondance dynamique [11]-[13] ou encore la modularité [15]. Partant de l'état de l'art de cette thématique de recherche, cet article a pour but de présenter une méthode de diagnostic originale basée sur les équations de l'ondulation de courant d'entrée en mode dégradé. Une fois que la phase défectueuse a été détectée, une stratégie tolérante aux défauts est appliquée au système afin d'améliorer le fonctionnement en mode dégradé.

L'article est divisé en 5 sections. Après la première section d'introduction, la section 2 présente un exemple d'architecture du véhicule électrique à pile à combustible et les éléments de la

chaîne de traction, en particulier le convertisseur DC/DC boost entrelacé qui fait l'objet de cette étude. Ensuite, une analyse est portée sur l'impact des modes dégradés sur le système incluant la pile à combustible associé au convertisseur DC/DC dans la section 3. Après, une description de la méthode de diagnostic et la stratégie tolérante aux défauts sont présentées dans la section 4. Enfin, des résultats de simulation et expérimentaux sont donnés dans la section 5.

2. EXEMPLE D'ARCHITECTURE D'UN VEHICULE ELECTRIQUE A PILE COMBUSTIBLE ET DU CONVERTISSEUR DC/DC

2.1. Présentation de l'architecture d'un véhicule électrique à pile à combustible

La chaîne de traction d'un véhicule électrique à pile à combustible a besoin d'un grand nombre de composants comme cela est montré sur la Fig.2, parmi lesquelles :

- 1) Une pile à combustible (PàC) à membrane échangeuse de protons ;
- 2) Des convertisseurs de puissance incluant convertisseurs DC/DC et DC/AC ;
- 3) Moteurs électriques ;
- 4) Un pack de batteries.

Dans le cas de cette étude, des batteries de faible tension (i.e. 51V pour le pack de batteries) sont utilisés pour assister à la propulsion du véhicule durant les phases transitoires et pour absorber l'énergie cinétique pendant les phases de freinage régénératif. Cette étude se concentre sur l'association de la pile à combustible et son convertisseur DC/DC comme cela est présenté sur la Fig.2.




Fig.2. Exemple d'architecture d'une chaîne de traction d'un véhicule électrique à pile à combustible [18].

2.2. Présentation et avantages du convertisseur DC/DC boost entrelacé

En s'appuyant sur les exigences des convertisseurs DC/DC pour les applications véhicule électrique à pile à combustible [19], il a été décidé de concentrer cette étude sur un convertisseur DC/DC boost entrelacé. La représentation schématique du convertisseur associé à la pile à combustible est illustrée sur la Fig.3. Cette topologie présente de nombreux avantages comparés aux autres topologies de convertisseur DC/DC pour des applications véhicule électrique à pile à combustible [19], incluant compacité, haute efficacité énergétique, ondulation de courant d'entrée réduite, et prédisposition aux fonctionnements en mode dégradé (i.e. présence de défauts) [20]. Le nombre de phase de ce convertisseur a été choisi en se basant sur trois critères

combustible (PàC), réduction du volume des inductances, et l'optimisation de l'efficacité énergétique [20]. En raison de la redondance statique naturelle de cette topologie, les phases saines peuvent être utilisées en cas de défauts d'interrupteur de puissance, comme un système de compensation évitant par conséquent une interruption de fourniture d'énergie [20]. Afin de satisfaire les exigences de la tolérance aux défauts, des fusibles (F1, F2, F3) ont été ajoutés en série avec chaque interrupteur de puissance comme cela est illustré sur la Fig.3. Les fusibles permettent d'isoler la phase défectueuse en cas de défaut de court-circuit sur les interrupteurs de puissance. Afin de faciliter l'étude, le reste de la chaîne de traction est considéré comme une charge résistive.





Fig.3. Architecture d'un convertisseur boost entrelacé associé à la pile à combustible.

3. ANALYSE DE L'IMPACT DES DEFAUTS

3.1. Etude analytique de l'impact des défauts sur les formes d'onde du convertisseur

Une étude analytique a permis de mettre en lumière les effets d'un fonctionnement en mode dégradé à la fois sur la pile à combustible et le convertisseur DC/DC boost entrelacé. Tout d'abord, les signaux de commande des interrupteurs de puissance, le courant d'entrée, les courants de phases et la tension de sortie sont illustrés sur la Fig.4 dans le cas d'un fonctionnement en mode sain et dégradé (i.e. perte de la phase 1).



(a)




Fig.4. Formes d'onde idéales pour un convertisseur boost entrelacé 3 phases : (a) : fonctionnement en mode sain pour $2/3 < D < 1$, (b) : fonctionnement en mode dégradé pour $1/2 < D < 1$.

Comme le montre la Fig. 4, un fonctionnement en mode dégradé va provoquer l'augmentation de l'ondulation du courant d'entrée et de la tension de sortie si aucune stratégie tolérante aux défauts n'est appliquée. L'ondulation de courant n'affecte pas seulement la capacité de puissance en sortie, mais également la consommation d'hydrogène et la durée de vie de la PàC [21]. Il a été suggéré dans la littérature de limiter l'ondulation de courant à moins de 10% du courant nominal de la PàC [21], [22]. Dans notre étude, l'ondulation de courant est fixée à 6.5% du courant nominal de la PàC (i.e. $\Delta i_{FCn} = 2.7A$). Cette limitation est réalisée en dimensionnant les trois inductances du convertisseur boost entrelacé (Fig. 3).

En se basant sur les courants de phases illustrés sur la Fig. 4 et des lois de Kirchhoff, il est possible de déterminer l'expression de l'ondulation du courant d'entrée pour un fonctionnement en mode sain et dégradé. Les expressions de l'ondulation de courant sont données ci-dessous :

$$\Delta i_{fc_sain} = \frac{v_{dc}(3D-2)(1-D)}{LF_s} \quad (1)$$

$$\Delta i_{fc_degradé} = \frac{2v_{dc}(D-\frac{1}{3})(1-D)}{LF_s} \quad (2)$$

Où v_{dc} est la tension du bus DC, D est le rapport cyclique, L est la valeur de l'inductance et enfin F_s est la fréquence de commutation du convertisseur. Les expressions (1) et (2) ont été validées expérimentalement. La comparaison de l'ondulation de courant en mode sain (i.e. sans défaut) et en mode dégradé en fonction du rapport cyclique est donnée sur la Fig.5. La plage du rapport cyclique a été déterminée en se basant sur les caractéristiques de la PàC et de la tension du bus DC.

Comme il peut être observé sur la Fig.5, l'ondulation de courant augmente drastiquement par rapport à un fonctionnement en mode sain et dépasse la limite fixée dans la littérature [21], [22].





Fig.5. Comparaison de l'ondulation de courant en mode sain et en mode dégradé.

Concernant l'impact de l'ondulation de courant sur la durée de vie de la PàC, il n'est à ce jour pas encore bien compris. En dépit de cela, quelques observations ont déjà été rapportées dans la littérature. Par ailleurs, la dégradation de la tension du stack de la pile à combustible est l'un des facteurs principal régissant la « vie » de cette dernière [23]. En se basant sur la littérature existante, il est évident qu'une ondulation de courant à basse fréquence (i.e. environ 100-120Hz) produite par les convertisseurs DC/AC a plus d'impact sur la durée de vie, rendement, consommation d'hydrogène et de capacité de puissance en sortie qu'une ondulation de courant à fréquence élevée (i.e. $>1kHz$) [24], [25], [26], [27], [28] et [29]. Cependant, ces auteurs ne donnent pas d'éléments d'explication sur les mécanismes de dégradation de la PàC. De plus, l'impact sur la PàC dépend fortement de l'amplitude de l'ondulation de courant. Une amplitude d'ondulation de courant trop élevée, pourrait causer des dégradations beaucoup plus importantes [25], [26], [28]. D'autre part, Gerard et al [30] et Wahdame et al [31] ont démontré en comparant un test de référence de vieillissement et un test dynamique (i.e. application d'une ondulation de courant) sur un stack composé de 5 cellules, que la tension de ce dernier est soumise à des dégradations en raison de la fréquence de l'ondulation de courant comprise entre 1 et 5kHz. Malgré que la fréquence d'ondulation de courant reste inférieure aux fréquences usuelles de commutation des convertisseurs DC/DC (i.e. $>10kHz$), cette gamme de fréquence est suffisamment élevée pour être représentative de la réalité. Concernant la valeur de l'amplitude de courant, elle représente une valeur haute maximale pour les convertisseurs DC/DC élévateurs. De plus, les auteurs ont observés une grande disparité relative entre les performances des différentes cellules formant le stack. Par ailleurs, en utilisant la caractérisation par voltampérométrie, Gerard et al [30] ont montré une augmentation significative du courant de perméation de la membrane à la fin du test dynamique ainsi qu'une diminution de la surface active de platine particulièrement importante pour les cellules 1 et 2 (i.e. chute de 29% pour la cellule 1 et de 23% pour la cellule 2). Ce résultat, bien que non confirmé dans l'article, pourrait être une piste d'explication qui mettrait en relation le taux de dégradation de la surface active du platine avec le potentiel de la cellule. Wahdame et al [31] ont pu montrer qu'il existe une certaine sensibilité des oscillations de courant sur la durée de vie de la PàC malgré le fait qu'il n'y ait pas d'impact direct sur les performances. De plus, ils ont démontrés que les


oscillations de courant sont filtrés dans la PàC par la capacité double couche, mais pas par la membrane.

3.2. Présentation du banc de test expérimental

Afin de réaliser une étude approfondie sur l'impact des défauts d'interrupteur de puissance à la fois sur la pile à combustible et le convertisseur DC/DC, des essais expérimentaux ont été effectués. Le convertisseur DC/DC boost entrelacé et le banc de test expérimental sont illustrés sur la Fig.6. Le convertisseur possède un capteur de courant à effet Hall par phase et un capteur de tension à sa sortie. Le système de contrôle du convertisseur a été développé dans l'environnement Matlab/Simulink puis transféré sur la carte de temps réel dSPACE DS1104 où est généré le courant de référence pour chaque phase. Les trois signaux de commande MLI sont générés par un bloc générateur de signaux MLI fourni par la librairie dSPACE dans l'environnement Matlab/Simulink. Cependant, ces signaux MLI ne sont pas décalés les uns par rapport aux autres. Le concept d'entrelacement du convertisseur est garanti par la connexion en parallèle de N convertisseurs boost et par le décalage temporel des signaux de commande MLI des trois interrupteurs de puissance (Fig.3). Ces signaux sont transférés vers une carte FPGA afin d'être décalés les uns par rapport aux autres. Ces décalages temporels sont réalisés par l'intermédiaire d'un programme en VHDL en utilisant le logiciel Quartus II. Le convertisseur DC/DC entrelacé a été testé en utilisant une source d'alimentation idéale de tension, permettant d'émuler la pile à combustible considérée. Les caractéristiques du système pile à combustible et convertisseur sont résumées dans le tableau 1.



(a)



(b)

Fig.6. (a) convertisseur boost entrelacé 3 phases, (b) vue d'ensemble du banc de test expérimental.

Tableau 1. Caractéristiques du système

Paramètres	Valeurs
Puissance nominale PàC, P_{FC}	1 kW
Courant nominal PàC, I_{FCn}	42 A
Ondulation de courant, ΔI_{FCn}	2.4 A
Tension nominale PàC, V_{FC}	26 V
Tension du bus DC, V_{DC}	100 V
Fréquence de commutation, F_s	20 kHz
Plage du rapport cyclique, D	0.64-0.76

Afin de simuler les défauts d'interrupteur de puissance de type circuit ouvert, une défaillance est introduite dans les signaux de commande des interrupteurs de puissance en utilisant les boutons poussoirs disponibles sur la carte FPGA. Le principe est résumé dans la Fig. 7.





Fig.7. Génération d'un défaut d'interrupteur de puissance de type circuit-ouvert en utilisant les boutons poussoirs de la carte FPGA.

3.3. Impact d'un défaut sur le convertisseur DC/DC boost entrelacé


Après avoir illustré l'impact d'un fonctionnement en mode dégradé sur les formes d'onde du convertisseur, l'objectif à présent est de valider expérimentalement ces formes d'onde puis montrer l'impact d'un fonctionnement en mode dégradé sur le comportement du convertisseur. Les formes d'ondes du courant d'entrée, des courants de phase et de la tension de sortie sont données sur la Fig.8 ; tandis que les formes d'onde illustrant l'impact d'un défaut sur le comportement du convertisseur sont données sur la Fig.9.



Fig.8. Impact d'un fonctionnement en mode dégradé sur le courant d'entrée du convertisseur pour un rapport cyclique $D=0.76$. Voie 1 : courant d'entrée (partie haute) [10mV/A], Voie 2 : courant phase 2 [10mV/A] (partie milieu), Voie 3 : courant phase 3 [10mV/A] (partie milieu), Voie 4 : tension du bus DC [50V/div] (partie basse).



(a)



(b)

Fig.9. Impact d'un fonctionnement en mode dégradé sur le convertisseur DC/DC entrelacé, (a): Voie 1 : courant d'entrée [10mV/A], Voie 2 : courant phase 1 [10mV/A], Voie 3 : courant phase 2 [10mV/A], Voie 4 : courant phase 3 [10mV/A], (b) : Voie 1 : courant d'entrée [10mV/A], Voie 4 : tension du bus DC [50V/div].

La Fig.8 permet de valider la forme d'onde obtenu par une étude analytique pour le courant d'entrée du convertisseur. Les résultats expérimentaux représentés sur la Fig.9 ont été réalisés pour un rapport cyclique de 0.7 permettant d'optimiser un fonctionnement en mode dégradé [20]. Comme il est possible d'observer sur la Fig.9, la perte de la phase 1 du convertisseur est compensée par les deux phases saines évitant par conséquent une interruption de fourniture d'énergie à la charge. Une fois la perte de phase compensée, le courant d'entrée retrouve son régime permanent en 2.5 ms mais avec une ondulation de courant beaucoup plus importante comme cela a été souligné dans la section 3.1. Cependant, la perte d'une phase va provoquer l'augmentation de l'amplitude du courant dans les phases saines. En général, l'amplitude de courant de chaque phase augmente de 50% par rapport à fonctionnement sain pour ce type de convertisseur [20]. Par la suite, afin d'illustrer l'impact sur le dimensionnement des inductances, le courant (i.e. i_L) circulant dans une inductance a été tracé pour un mode sain et dégradé sur la Fig.10.




Fig.10. Cartographie de la plage de fonctionnement des inductances en mode sain et dégradé.

Comme il est mis en évidence sur la Fig.10, les inductances sont soumises à plus de stress en fonctionnement dégradé, en particulier dû au dépassement du courant max que peut supporter l'inductance. En sortant des conditions de fonctionnement définies lors du dimensionnement des inductances, cela peut conduire à la saturation du circuit magnétique. En dépassant l'induction de saturation, la valeur de l'inductance chute, qui peut avoir des impacts sur le contrôle du convertisseur. C'est pourquoi, cet essai expérimental a été réalisé de façon à se placer aux limites de fonctionnement des inductances du convertisseur DC/DC boost entrelacé.

4. METHODE DE DIAGNOSTIC ET STRATEGIE TOLERANTE AUX DEFAUTS

4.1. Etat de l'art

Depuis ces dernières années, le diagnostic des défauts d'interrupteur de puissance dans les convertisseurs DC/DC est devenu une thématique de recherche émergente en génie électrique [16]. Ribeiro et al [2] proposent une méthode de diagnostic des défauts d'interrupteurs de puissance de type circuit-ouvert et une topologie tolérante aux défauts. La méthode de diagnostic se base sur les variables de contrôle en utilisant le principe *MPPT* (i.e. maximum power point tracker) et l'équilibre de la tension du condensateur sur le bus DC. La stratégie tolérante aux défauts exige peu de composants supplémentaires à la topologie de base (convertisseur boost trois niveaux). Les défauts sont détectés en 105ms. Pour le même type de défaut, Pei et al [3] proposent une méthode de diagnostic sur un convertisseur isolé Full-Bridge (FB). Cette dernière se base sur la comparaison entre la tension primaire du transformateur et sa valeur de référence. Une fois le défaut localisé, le convertisseur se reconfigure en un convertisseur H-Bridge en commutant l'interrupteur sain sur le bras défectueux et en ajoutant un enroulement redondant côté secondaire. Le défaut peut être détecté en 23ms. Ambusaidi et al [4] proposent une topologie de convertisseur DC/DC H-bridge tolérante aux défauts basé sur la redondance et une stratégie de reconfiguration du contrôle en cas de défauts d'interrupteur de puissance de type circuit ouvert et court-circuit. La redondance est réalisée par l'utilisation d'un

convertisseur multi-niveaux constitué d'un bras redondant et des composants auxiliaires (interrupteurs, diodes). Par comparaison, la stratégie de contrôle consiste à commander les interrupteurs auxiliaires afin de produire la tension requise en sortie du convertisseur en minimisant le nombre d'interrupteurs et de diodes en conduction. Le défaut est détecté en 50µs. Jung et al [5] proposent une méthode de diagnostic des défauts d'interrupteurs de puissance de type circuit-ouvert sur deux convertisseurs DC/DC Forward montés en parallèle, pour des raisons de tolérance aux défauts et pour gagner en fiabilité. La méthode de diagnostic se base sur un transformateur de courant. Afin de fournir la puissance vers la charge de façon équilibrée, le convertisseur défectueux est détecté puis isolé, ce qui permet d'équilibrer le courant sur un seul convertisseur. La topologie Forward ne possède pas de degré de liberté en cas de défauts. C'est pourquoi, deux convertisseurs sont montés en parallèle. Le défaut est détecté en 500µs. Jamshidpour et al [6], [14] proposent une méthode de diagnostic des défauts d'interrupteurs de puissance de type circuit ouvert et court-circuit pour les convertisseurs DC/DC non-isolés (e.g. buck, boost, buck-boost, sepic, cuk). Cette méthode se base sur l'observation de la pente du courant dans l'inductance. En comparant le signal de commande de l'interrupteur (i.e. sortie 0 ou 1) et la pente du courant (i.e. positive ou négative), la méthode permet de déterminer si un défaut est présent ou pas. Une fois le défaut détecté, l'architecture du convertisseur est reconfigurée grâce à l'utilisation d'un bras redondant composé de deux interrupteurs de puissance de type IGBT et deux interrupteurs bidirectionnels de type triac. Cette stratégie tolérante aux défauts est non adaptée pour des applications embarquées telles que véhicules électriques à pile à combustible car elle implique l'utilisation de redondance dynamique. Le défaut peut être détecté en 20µs grâce à l'utilisation d'une carte FPGA. Pei et al [7] proposent une méthode de diagnostic rapide pour des défauts d'interrupteur de puissance pour un convertisseur DC/DC *full-bridge phase shifted*. Le courant d'entrée du convertisseur et la tension primaire du convertisseur sont utilisés comme critère de diagnostic. Une fois le défaut détecté, une stratégie tolérante aux défauts adaptée est appliquée au système afin de permettre une continuité de service. Le convertisseur défectueux peut-être reconfiguré en une architecture *half-bridge asymétrique* (AHB). Un circuit auxiliaire composé d'une diode et d'un interrupteur est utilisé entre la sortie du redresseur et la capacité C de filtrage pour compenser la tension de sortie. Le défaut est détecté en 1.5µs. Ribeiro et al [8] présentent une méthode de diagnostic de défauts d'interrupteur de puissance de type circuit ouvert pour un convertisseur DC/DC boost entrelacé 3 phases connecté à un système photovoltaïque. La méthode de diagnostic consiste à utiliser la dérivée du courant d'entrée du convertisseur comme signature du défaut. Le défaut est détecté en 0.6ms sans toutefois appliquer une stratégie tolérante aux défauts. Hadi Hafizi et al [9] proposent une méthode de diagnostic basé sur le modèle de Markov caché. La méthode de diagnostic est appliquée à un convertisseur DC-DC boost. Ribeiro et al [10] proposent une méthode de détection de défauts d'interrupteur de puissance de type circuit ouvert pour des convertisseurs DC/DC *dual active bridge*. La méthode utilise les tensions du côté AC pour les deux convertisseurs DC/DC *dual active bridge*. Park et al [11] proposent une méthode de diagnostic de défauts

d'interrupteur de puissance de type circuit ouvert pour un convertisseur DC/DC boost. La méthode se base sur la comparaison du rapport cyclique et les pentes du courant dans l'inductance. Les défauts sont détectés en 75µs. Fatah et al [12] proposent une méthode de diagnostic de défauts d'interrupteur de puissance de type circuit ouvert pour des convertisseurs DC/DC buck et boost. Une approche analytique de la génération de résidus et en utilisant des observateurs avec des entrées inconnues est proposée comme méthode de diagnostic et d'isolation de défauts d'interrupteurs de puissance de type circuit-ouvert. Enfin, Park et al [13] présentent une méthode de détection de défauts d'interrupteur de puissance de type circuit-ouvert et une stratégie de contrôle tolérante aux défauts pour un convertisseur DC/DC *Parallel-Connected Single Active Bridge (PCSAB)*. La méthode de diagnostic proposée permet à la fois de localiser et de déterminer le type de défaut en utilisant un seul capteur de courant à la sortie. Dépendant du type de défaut (i.e. un défaut ou deux défauts se produisant en même temps), la stratégie de contrôle tolérante aux défauts proposée essaye de maintenir la capacité de fonctionnement du convertisseur affecté par le défaut ou améliorer la qualité du courant de sortie lors d'un fonctionnement défectueux. En s'appuyant sur la littérature existante [16], 47% des articles proposent des méthodes de diagnostic s'appliquant à des défauts de type court-circuit et circuit ouvert ; tandis que 50% des articles restant proposent une méthode de diagnostic qui s'appliquent seulement pour les défauts de type circuit ouvert.

4.2. Méthode de diagnostic

La méthode de diagnostic développée pour le convertisseur DC/DC boost entrelacé utilise seulement les mesures des trois capteurs de courants, qui sont utilisées pour le contrôle du convertisseur à la fois pour les fonctionnements en mode sain et dégradé. En faisant l'analogie des courants de phases avec des grandeurs triphasées sinusoïdales, il est possible de représenter les trois courants de phase avec des coordonnées cartésiennes dans une grille circulaire, composé d'un module r (valeur max du courant) et d'un déphasage θ en raison du concept d'entrelacement. Sur la figure ci-dessous, les trois courants de phase sont représentés en coordonnées cartésiennes dans un plan circulaire:




Fig.11. Représentation des trois courants de phase du convertisseur dans un plan circulaire.

Les coordonnées cartésiennes (x, y) des trois courants de phases peuvent se déterminer à partir des coordonnées polaires (r, θ) :

$$\begin{cases} x = r \cos(\theta) \\ y = r \sin(\theta) \end{cases} \quad (3)$$

Où θ est le déphasage du courant en radian.

Afin de déterminer quelle phase est défectueuse, trois nouvelles variables (α , β , γ) sont créés à partir des mesures des trois capteurs de courants. Ces dernières sont définies par les équations suivantes :

$$\begin{cases} \alpha = i_{L1}(t) - i_{L2}(t) \\ \beta = i_{L2}(t) - i_{L3}(t) \\ \gamma = i_{L3}(t) - i_{L1}(t) \end{cases} \quad (4)$$

A partir de des trois nouvelles variables, l'objectif est d'observer en temps réel ces trois variables qui comparent les courants qui sont déphasés l'un par rapport à l'autre de 120° . Sur la figure ci-dessous, les trois courants de phase ainsi que les variables α , β , γ sont représentés en coordonnées cartésiennes dans un plan circulaire:




Fig.12. Représentation des trois courants de phase et des trois nouvelles variables dans un plan circulaire.

En analysant le comportement des trois variables, il est possible de déterminer la nature du défaut et également quelle phase est défectueuse. Sur la figure ci-dessous, une nouvelle représentation est donnée quand la phase 1 du convertisseur est défectueuse (i.e. défaut circuit ouvert).




Fig.13. Représentation des trois courants de phase et des trois nouvelles variables dans un plan circulaire dans le cas d'un fonctionnement en mode dégradé.

Comme il est possible d'observer sur la Fig. 13, les modules des courants de phase i_{L2} et i_{L3} augmentent de 50% par rapport à un fonctionnement sain (Fig. 12). De plus, les trajectoires (i.e. déphasage) et les modules des variables α et γ sont modifiées ; tandis que pour la variable β , seul le module est modifié tout en conservant la même trajectoire. Partant de la Fig. 13, il est possible de déduire l'algorithme de détection, donné ci-dessous :




Fig.14. Structure de l'algorithme de détection.

L'algorithme de détection donné ci-dessous se base sur ces différentes étapes :

- 1) Construction des trajectoires des variables α , β , γ à partir des mesures des trois capteurs de courant ;
- 2) Les trajectoires de chaque variable sont analysées en temps réel en se basant sur la représentation cartésienne (Fig. 12) des variables suivant la phase défectueuse. Pour signaler un défaut sur une phase, certaines conditions doivent être réunies d'où l'idée de caractériser chaque phase défectueuse avec une représentation cartésienne des variables α , β , γ (e.g. Fig. 13).
- 3) Afin d'éviter toute fausse détection, les trajectoires sont observées pendant une période assez longue (N période d'observation égal à NTs où Ts est la période d'horloge du compteur; alors il peut être conclu qu'un défaut s'est produit.
- 4) Une fois le défaut détecté, des stratégies tolérantes aux défauts peuvent être mises en place, dépendant des objectifs à atteindre pendant un fonctionnement en mode dégradé [32].

4.3. Stratégie tolérante aux défauts

Comme il a été mentionné dans la section 3.2, le concept d'entrelacement du convertisseur DC/DC boost entrelacé est garanti par le décalage temporel des signaux de commande des trois interrupteurs de puissance (Fig.3). Dans le cas de notre étude, les signaux de commande sont décalés les uns par rapport aux autres d'un retard de $T_s/3$. Pendant un fonctionnement dégradé, ces signaux continuent à être décalés avec le même retard provoquant l'augmentation de l'ondulation du courant d'entrée (Fig.8 et 9). Une fois la phase défectueuse détectée, les signaux de commande doivent être décalés convenablement. En effet, la stratégie tolérante aux défauts dépend fortement de la localisation du défaut. Un décalage non adapté à l'application pourrait avoir des effets indésirables sur la PàC, en particulier avec l'augmentation de l'ondulation du courant d'entrée [20]. Le tableau 2 donne la stratégie tolérante aux défauts à appliquer au convertisseur DC/DC boost entrelacé suivant la phase défectueuse.

Similairement à la méthode de diagnostic, la stratégie tolérante aux défauts est implémentée sur cible FPGA par l'intermédiaire d'un programme en VHDL. Ce programme utilise le premier signal de commande MLI (i.e. phase 1) provenant de Dspace, puis il crée les signaux manquants en les décalant correctement par rapport à la référence.

Tableau 2. Stratégie tolérante aux défauts à appliquer suivant la phase défectueuse

Phase défectueuse	Stratégie tolérante aux défauts à appliquer
Défaut phase 1	1) Isolation de la phase 1 2) Reconfigurer PWM phase 3 ($2T/3 \rightarrow 5T/6$)
Défaut phase 2	1) Isolation de la phase 2 2) Reconfigurer PWM phase 3 ($2T/3 \rightarrow T/2$)
Défaut phase 3	1) Isolation de la phase 3 2) Reconfigurer PWM phase 2 ($T/3 \rightarrow T/2$)

5. VALIDATION DE LA METHODE DE DIAGNOSTIC ET DE LA STRATEGIE TOLERANTE AUX DEFAUTS

5.1. Résultats de simulation


En utilisant la librairie SimPowerSystems et le logiciel Matlab/Simulink, un modèle a été développé afin de vérifier l'efficacité de la méthode de détection proposée dans la section précédente. Les paramètres utilisés en simulation et pour les essais expérimentaux sont résumés dans le tableau 3.

Tableau 3. Paramètres de simulation et des essais expérimentaux


Paramètres	Valeurs
V_{FC}	30 V
L	2 mH
C	470 μ F
Fréquence de commutation, F_s	1 kHz

En tenant compte des retards et des temps morts du convertisseur [14], un large temps d'observation des défauts est utilisé. Dans notre cas, NT_s est choisi égal à 1ms. La période d'horloge (T_s) est choisi égale à 0.1ms, correspondant à la période d'échantillonnage du système de développement temps réel dSPACE, qui est utilisé pour les essais expérimentaux, comme cela est expliqué dans la section 5.2. Par conséquent, N est choisi égal à 10.


Les résultats de simulation sont donnés sur la Fig.15.



(a)



(b)



(c)

Fig.15. Résultats de simulation : (a) trajectoires des variables α , β , γ , (b) signal des défauts, (c) allure des courants de phase saine avec la stratégie tolérante aux défauts.

Comme il est peut-être observé sur la Fig. 15, l'algorithme de détection permet de détecter le défaut en 1ms. Une fois la phase défectueuse détectée, la stratégie tolérante aux défauts est appliquée instantanément permettant de modifier le décalage temporel des deux courants de phase saine. Ce décalage permet de réduire l'ondulation de courant d'entrée, permettant de limiter les dégradations à long terme sur la pile à combustible.

5.2. Résultats expérimentaux

Dans l'objectif de préparer de futurs essais expérimentaux sur cible FPGA pour entres autres, gagner en temps de détection, l'algorithme présenté dans la section précédente a été implémenté dans un système de développement temps réel dSPACE. Les essais expérimentaux ont été réalisés avec une fréquence de commutation égale à 1kHz en raison de la limite de la période d'échantillonnage de dSPACE (i.e. 0.1ms). Pour cet essais, des inductances d'une valeur de 2mH par phase ont été spécialement utilisées afin d'obtenir une ondulation de courant similaire à celle du convertisseur avec une valeur d'inductance de 120 μ H et une fréquence de commutation de 20kHz. La vue d'ensemble du banc de test avec les inductances est montrée sur la figure ci-dessous.

Inductances de phase




Fig.16. Vue d'ensemble du banc de test avec les inductances.

Les résultats expérimentaux obtenus dans l'environnement ControlDesk ont été tracés à l'aide du logiciel Matlab. Ces résultats sont donnés pour un défaut sur la phase 1 qui se rapporte au plan cartésien sur la Fig. 17.




Fig.17. (a) trajectoires des variables α , β , γ , (b) signal des défauts.

En s'appuyant sur les résultats expérimentaux donnés sur la Fig. 17, on peut mesurer un temps de détection de 1.1ms. On voit clairement sur la Fig.17a que les trajectoires des variables α et γ sont fortement impactés en raison d'un défaut sur la phase 1. Cette observation permet de valider la représentation dans le plan cartésien des variables sur la Fig.13.

6. CONCLUSIONS

L'objectif de l'article était de montrer dans un premier temps que le diagnostic des défauts d'interrupteur de puissance dans les convertisseurs DC/DC est un sujet émergent en électronique de puissance. Par la suite, une étude des impacts d'un fonctionnement en mode dégradé à la fois sur la pile à combustible et le convertisseur DC/DC boost entrelacé a été réalisée. Il a été démontré que

l'ondulation de courant à l'entrée du convertisseur augmente drastiquement en raison de la perte d'une phase. De plus, en se basant sur la littérature existante, l'élévation de l'ondulation de courant a des effets néfastes à long terme sur la durée de vie des catalyseurs en platine de la pile à combustible. Concernant le convertisseur DC/DC boost entrelacé, les composants magnétiques sont soumis à plus de stress dû à l'augmentation de l'amplitude de courant (i.e. environ 50%). Cette augmentation de courant peut conduire à la saturation du circuit magnétique (i.e. sortie des conditions de fonctionnements des inductances). Partant de cette étude, une méthode de diagnostic originale a été développée et qui se base sur le suivi de trajectoires de trois nouvelles variables obtenues à partir des mesures de courant de phase. Cette méthode est associée à une stratégie tolérante aux défauts permettant de réduire drastiquement l'ondulation de courant d'entrée et par conséquent permet de minimiser les effets néfastes sur la pile à combustible. Partant des résultats de simulation et expérimentaux, il a été démontré l'efficacité de la méthode de diagnostic, permettant de détecter un défaut en 1.1 ms en utilisant un système de développement temps réel dSPACE. Partant de ce travail préliminaire, l'objectif par la suite est d'implémenter l'algorithme de détection sur cible FPGA, permettant entre autres, de gagner en temps de détection. De plus, il serait intéressant de proposer une stratégie de contrôle tolérante aux défauts permettant d'éviter la saturation des composants magnétiques et par conséquent la perte du contrôle du convertisseur.

7. REFERENCES

- [1] S. Yang, A. Bryant, P. Mawby, D. Xiang, R. Li, and P. Tavner, "An industry-based survey of reliability in power electronic converters", *IEEE Trans. Ind. Appl.*, vol. 47, no. 3, May 2011, pp. 1441-1451.
- [2] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, "Fault tolerant strategy for a photovoltaic DCDC converter", *IEEE Transactions on Power Electronics*, Vol. 28, No. 6, 2013, pp. 3008-3018.
- [3] X. Pei, S. Nie, Y. Chen, Y. Kang, "Open-Circuit Fault Diagnosis and Fault-Tolerant Strategies for Full-Bridge DC-DC Converters", *IEEE Transactions Power Electronics*, Vol. 27, No. 5, 2012, pp. 2550-2565.
- [4] K. Ambusaidi, V. Pickert, B. Zahawi, "New circuit topology for fault tolerant H-bridge DC-DC converter", *IEEE Transactions Power Electronics*, Vol. 25, no. 6, 2010, pp. 1509-1516.
- [5] M.J. Jung, S.E. Park, S.U. Oh, H.J. Lee, S.J. Seong, "Fault detection and isolation of two DC-DC converters parallel operation with single CT", in: *Proceedings of IEEE International Symposium on Industrial Electronics*, Vol. 2, 2001, pp. 1060-1065.
- [6] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, "Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults", in: *Proceedings 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.
- [7] X. Pei, S. Nie, Y. Kang, "Switch Short-Circuit Fault Diagnosis and Remedial Strategy for Full-Bridge DC-DC Converters", *IEEE Transaction on Power Electronics*, forthcoming.
- [8] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, "Open-Circuit Fault Diagnosis in Interleaved DC-DC Converters", *IEEE Transactions on Power Electronics*, 2014, Vol. 29, Iss. 6, pp. 3091-3102.
- [9] M. Hadi Hafizi, A. Izadian, "Model-Based Fault Diagnosis of a DC-DC Boost Converter Using Hidden Markov Model", *IEEE International Conference on Electro/Information Technology (EIT)*, 2013, pp. 1-4.
- [10] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, "Fault analysis of dual active bridge converters", in: *Proceedings of 38th Annual*

- Conference on IEEE Industrial Electronics Society*, 2012, pp. 398-403.
- [11] T. Park, T. Kim, "Novel fault tolerant power conversion system for hybrid electric vehicles", in: *Proceedings of IEEE Vehicle Power and Propulsion Conference (VPPC)*, IL, USA, 2011.
- [12] B. Fatah, Y. Hamed, M. Chokri, H. Naceur, H. Hassan, "Faults detection and isolation for energy management system in electric traction", in: *Proceedings of International Conference on Electrical Engineering and Software Applications (ICEESA)*, 2013, pp. 1-6.
- [13] K. Park, Z. Chen, "Open-Circuit Fault Detection and Tolerant Operation for a Parallel-Connected SAB dc-dc Converter", in: *Proceedings of the Twenty-Ninth IEEE Applied Power Electronics Conference and Exposition (APEC)*, March 2014, pp. 1966-1972.
- [14] M. Shahbazi, E. Jamshidpour, P. Poure, S. Saadate, M. Zolghadri, "Open and Short-Circuit Switch Fault Diagnosis for Non-Isolated DC-DC Converters using Field Programmable Gate Array", *IEEE Transactions on Industrial Electronics*, Vol. 60, Iss. 9, Sept. 2013, pp. 4136-4146.
- [15] V. Choudhary, E. Ledezma, R. Ayyanar, R.M. Button, "Fault tolerant circuit topology and control method for input-series and output-parallel modular DC-DC converters", *IEEE Transactions Power Electronics*, Vol. 23, No. 1, 2008, pp. 402-411.
- [16] IEEE Xplore, Mai 2014, disponible en ligne: <http://ieeexplore.ieee.org/Xplore/home.jsp>.
- [17] S. Karimi, A. Gaillard, P. Poure, S. Saadate, "Current Sensor Fault-Tolerant Control for WECS With DFIG", *IEEE Transactions on Industrial Electronics*, Vol. 56, Iss. 11, November 2009, pp. 4660-70.
- [18] G. Dawei, J. Zhenhua, L. Qingchun, "Performance Comparison of Different Fuel Cell Vehicle Power Trains", in: *Proc. Of IEEE Vehicle Power and Propulsion Conference (VPPC'08)*, 2008, pp. 1-5.
- [19] M. Kabalo, B. Blunier, D. Bouquain, A. Miraoui, "State-of-the-Art of DC/DC converters for fuel cell vehicles", in: *Proc. Of IEEE Vehicle Power and Propulsion Conference, (VPPC'10)*, Lille, 2010, pp. 1-6.
- [20] D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, "Comparaison de topologies de convertisseurs DC/DC entrelacées en cas de défauts d'interrupteurs de puissance pour véhicule électrique à pile à combustible", *La Revue 3E.I.*, papier invité suite à la conférence JCGE 2013, n°74, Octobre 2013, pp. 49-57.
- [21] J.S. Lai, C. Liu, A. Ridenour, "Multiphase soft switched dc/dc converter and active control technique for fuel cell ripple current elimination", April 14 2009, US Patent 7,518,886.
- [22] A. Testa, S. De Caro, D. Caniglia, V. Antonucci, M. Ferraro, F. Sergi, "Compensation of the low frequency current ripple in single phase grid connected fuel cell power systems", in: *Proceedings of the 13th European Conference on Power Electronics and Applications (EPE'09)*, 2009, pp. 1-10.
- [23] S. Jemei, F. Harel, X. François, D. Candusso, D. Hissel, M.C. Pera, J.M. Kauffmann, "PEM Fuel Cell Modelization Including Durability Considerations", in: *Proceedings IEEE ISIE 2005*, 2005, pp. 833-838.
- [24] G. Fontes, C. Turpin, S. Astier, T. Meynard, "Interactions between fuel cell and power converter: Influence of current harmonics on a fuel cell stack", *IEEE Transactions Power Electronics*, Vol. 22, Iss. 2, 2007, pp. 670-678.
- [25] L. Palma, M. Harfman-Todorovic, P. Enjeti, S. Choi, "Analysis of DC-DC Converter Stability in Fuel Cell Powered Portable Electronic Systems", in *Proc. IEEE Power Electronics Specialists Conference (PESC'06)*, 2006, pp. 1-6.
- [26] W. Choi, P.N. Enjeti, J.W. Howze, "Development of an equivalent circuit model of a fuel cell to evaluate the effects of inverter ripple current", *Journal of Power Sources*, Vol. 158, Iss. 2, 2007, pp. 670-678.
- [27] R. Ferrero, M. Marracci, B. Tellini, "Impedance Spectroscopy on a Single PEM Fuel Cell, for the Evaluation of Current Ripple Effects", in: *Proceedings IEEE International Instrumentation and Measurement Technology Conference (IIMTC)*, May 2012, pp. 52-56.
- [28] R.S. Gemmen, "Analysis for the effect of inverter ripple current on fuel cell operating condition", *J. Fluids Eng.*, Vol. 125, Iss. 3, 2003, pp. 576-585.
- [29] J.H. Kim, M.H. Jang, J.S. Choe, D.Y. Kim, Y.S. Tak, B.H. Cho, "An Experimental analysis of the Ripple Current Applied Variable Frequency Characteristic in a Polymer Electrolyte Membrane Fuel Cell", *Journal of Power Electronics*, Vol. 11, Iss. 1, January 2011, pp. 82-89.
- [30] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, "Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling", *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [31] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, "Impact of power converter current ripple on the durability of a fuel cell stack", in: *Proceedings IEEE International Symposium on Industrial Electronics (ISIE'08)*, 2008, pp. 1495-1500.
- [32] R. Isermann, "Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems", Springer, 2011.