Embedding Polynomial Time Memory Mapping and Routing Algorithms on-chip to Design Configurable Decoder Architecture - Archive ouverte HAL
Communication Dans Un Congrès Année : 2014

Embedding Polynomial Time Memory Mapping and Routing Algorithms on-chip to Design Configurable Decoder Architecture

Domaines

Architectures Matérielles [cs.AR] Traitement du signal et de l'image [eess.SP] Traitement du signal et de l'image [eess.SP]

Cyrille Chavet  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01009478

Soumis le : mercredi 18 juin 2014-08:43:58

Dernière modification le : mardi 27 août 2024-12:45:07

Fichier non déposé

Dates et versions

hal-01009478 , version 1 (18-06-2014)

Identifiants

  • HAL Id : hal-01009478 , version 1

Citer

Saeed Ur Reehman, Awais Hussein Sani, Philippe Coussy, Cyrille Chavet. Embedding Polynomial Time Memory Mapping and Routing Algorithms on-chip to Design Configurable Decoder Architecture. IEEE International Conference on Acoustics, Speech and Signal Processing, May 2014, Italy. pp.xx-yy. ⟨hal-01009478⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST CNRS UBS LAB-STICC_UBS ENIB LAB-STICC_ENIB LAB-STICC
121 Consultations
0 Téléchargements

Partager

More