Hardware design of parallel interleaver architecture: a survey - Archive ouverte HAL
Chapitre D'ouvrage Année : 2014

Hardware design of parallel interleaver architecture: a survey

Cyrille Chavet
Lab-STICC_UBS_CACS_MOCS
Philippe Coussy
Lab-STICC_UBS_CACS_MOCS

Domaines

Architectures Matérielles [cs.AR] Traitement du signal et de l'image [eess.SP] Traitement du signal et de l'image [eess.SP]

Cyrille Chavet  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01009476

Soumis le : mercredi 18 juin 2014-08:33:56

Dernière modification le : mardi 27 août 2024-12:45:07

Fichier non déposé

Dates et versions

hal-01009476 , version 1 (18-06-2014)

Identifiants

  • HAL Id : hal-01009476 , version 1

Citer

Cyrille Chavet, Philippe Coussy. Hardware design of parallel interleaver architecture: a survey. Advanced Hardware Design for Error Correcting Codes, Springer, pp.xx-yy, 2014. ⟨hal-01009476⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST CNRS UBS LAB-STICC_UBS ENIB LAB-STICC_ENIB LAB-STICC
120 Consultations
0 Téléchargements

Partager

More