Générateur d'Architecture de FPGA - Archive ouverte HAL
Communication Dans Un Congrès Année : 2012

Générateur d'Architecture de FPGA

Résumé

Dans le cadre du projet Robust FPGA, qui traite de la tolérance aux défauts, nous sommes amenés à créer notre propre architecture FPGA. Il existe plusieurs types d'architecture (mesh, Tree et mesh of tree FPGA) qui présentent chacune leurs avantages. Nous allons donc étudier l'impact de l'architecture sur la robustesse selon divers paramètres (nb I/O, nb CLB etc...), il faut donc pouvoir facilement jouer sur les paramètres de l'architecture d'où la nécessité du générateur.

Domaines

Electronique
Fichier principal
Vignette du fichier
147_GDR_SOC_SIP_Generateur_d_architecture_de_FPGA.pdf (286.13 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-00987369 , version 1 (06-05-2014)

Identifiants

  • HAL Id : hal-00987369 , version 1

Citer

Adrien Blanchardon, Roselyne Chotin-Avot, Habib Mehrez. Générateur d'Architecture de FPGA. Colloque GDR SOC-SIP, Jun 2012, Paris, France. pp.1-3. ⟨hal-00987369⟩
239 Consultations
213 Téléchargements

Partager

More