Générateur d'Architecture de FPGA - Archive ouverte HAL Access content directly
Conference Papers Year : 2012

Générateur d'Architecture de FPGA

Abstract

Dans le cadre du projet Robust FPGA, qui traite de la tolérance aux défauts, nous sommes amenés à créer notre propre architecture FPGA. Il existe plusieurs types d'architecture (mesh, Tree et mesh of tree FPGA) qui présentent chacune leurs avantages. Nous allons donc étudier l'impact de l'architecture sur la robustesse selon divers paramètres (nb I/O, nb CLB etc...), il faut donc pouvoir facilement jouer sur les paramètres de l'architecture d'où la nécessité du générateur.

Domains

Electronics
Fichier principal
Vignette du fichier
147_GDR_SOC_SIP_Generateur_d_architecture_de_FPGA.pdf (286.13 Ko) Télécharger le fichier
Origin : Files produced by the author(s)

Dates and versions

hal-00987369 , version 1 (06-05-2014)

Identifiers

  • HAL Id : hal-00987369 , version 1

Cite

Adrien Blanchardon, Roselyne Chotin-Avot, Habib Mehrez. Générateur d'Architecture de FPGA. Colloque GDR SOC-SIP, Jun 2012, Paris, France. pp.1-3. ⟨hal-00987369⟩
188 View
174 Download

Share

Gmail Facebook Twitter LinkedIn More