A First Step Toward On-Chip Memory Mapping for Parallel Turbo and LDPC Decoders: A Polynomial Time Mapping Algorithm - Archive ouverte HAL
Article Dans Une Revue IEEE Transactions on Signal Processing Année : 2013

A First Step Toward On-Chip Memory Mapping for Parallel Turbo and LDPC Decoders: A Polynomial Time Mapping Algorithm

Domaines

Architectures Matérielles [cs.AR] Traitement du signal et de l'image [eess.SP] Traitement du signal et de l'image [eess.SP]

Cyrille Chavet  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00820779

Soumis le : lundi 6 mai 2013-16:06:58

Dernière modification le : mardi 27 août 2024-12:44:07

Fichier non déposé

Dates et versions

hal-00820779 , version 1 (06-05-2013)

Identifiants

  • HAL Id : hal-00820779 , version 1

Citer

Awais Hussein Sani, Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy. A First Step Toward On-Chip Memory Mapping for Parallel Turbo and LDPC Decoders: A Polynomial Time Mapping Algorithm. IEEE Transactions on Signal Processing, 2013, pp.xx-yy. ⟨hal-00820779⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST CNRS UBS LAB-STICC_UBS ENIB LAB-STICC_ENIB LAB-STICC
147 Consultations
0 Téléchargements

Partager

More