



HAL
open science

AVATAR/TTool: un environnement en mode libre pour SysML temps réel

Pierre de Saqui-Sannes, Ludovic Apvrille

► **To cite this version:**

Pierre de Saqui-Sannes, Ludovic Apvrille. AVATAR/TTool: un environnement en mode libre pour SysML temps réel. Génie logiciel: le magazine de l'ingénierie du logiciel et des systèmes, 2011, 58 (98), pp.22-26. hal-00667856

HAL Id: hal-00667856

<https://hal.science/hal-00667856>

Submitted on 8 Feb 2012

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

AVATAR/TTool : un environnement en mode libre pour SysML temps réel

LUDOVIC APVRIILLE ET PIERRE DE SAQUI-SANNES

Résumé : Cet article partage une expérience de modélisation de systèmes temps réel s'appuyant sur le langage AVATAR dérivé de SysML, l'outil en mode libre TTool et la méthode associée. AVATAR enrichit SysML par son langage TEPE d'expression de propriétés. Sa sémantique formelle, par traduction vers les automates temporisés, autorise les preuves de sûreté et celle obtenue par traduction vers le pi-calcul rend possible les preuves de sécurité. Exécutable sur Linux, MacOS et Windows, l'outil en mode libre TTool mise quant à lui sur l'accessibilité aux non spécialistes pour offrir un éditeur de diagrammes, un simulateur de modèles, une interface aux outils de vérification formelle UPPAAL et ProVerif, et un générateur de code C Posix. L'article illustre l'approche AVATAR sur une étude de cas pédagogique et recense les projets académiques et industriels qui font appel à TTool.

Mots clés : Modélisation, SysML, simulation de modèles, vérification de modèles, outil en mode libre, temps réel

1. LA MÉTHODE AVATAR ASSISTÉE PAR L'OUTIL TTOOL

Au contraire des langages UML [9] et SysML [8] normalisés par l'OMG, AVATAR est un environnement qui inclut une méthode outillée, adaptée aux systèmes temps réel et distribués et concentrée sur les phases amont du cycle de vie. Assistée par l'outil en mode libre TTool [11], cette méthode comprend les étapes suivantes :

- *recueil des exigences* à partir du cahier des charges et identification de propriétés temporelles et de sécurité ;
- *identification des hypothèses* de modélisation sous lesquelles le modèle fait des abstractions acceptables ;
- *analyse* guidée par les cas d'utilisation et documentée par des scénarios ;
- *conception* d'une architecture de blocs communicants ;
- *explicitation des propriétés* à vérifier sur cette architecture ;
- *conception détaillée et incrémentale* des comportements internes des blocs de l'architecture avec simulation de modèle et vérification formelle du point de vue « sûreté » (logique du comportement, respect des contraintes temporelles) et « sécurité » (détection des failles de sécurité) ;
- *prototypage* sur la base d'un code dérivé du

modèle AVATAR (ce point n'est pas traité dans cet article).

2. UNE ÉTUDE DE CAS PÉDAGOGIQUE

L'article déroule la méthode sur un exemple académique, à savoir un four à micro-ondes de type « réchauffe-plat ». Ce four rudimentaire démarre à l'appui sur un bouton situé sur le four et chauffe pendant la durée associée à ce bouton. L'adjonction d'une télécommande de démarrage avec canal de communication sécurisé donne prétexte à illustrer la vérification de propriétés de sécurité. Les autres composants du four sont bien plus classiques et amènent à vérifier des propriétés de sûreté de type « Le contrôleur du four interrompt le fonctionnement du magnétron quand la porte est ouverte pendant la cuisson ».

3. RECUEIL DES EXIGENCES

Le langage AVATAR reprend à son compte le diagramme d'exigences de SysML [9] pour décrire une structure arborescente d'exigences exprimées en langage naturel. Ce diagramme décompose des exigences complexes en exigences élémentaires de type utilisateur ou système dont on peut déduire des exigences techniques.

La figure 1 reproduit des fragments du diagramme d'exigences développé pour le four à ►




Figure 1 : Extrait du diagramme d'exigences

micro-ondes et illustre l'association de propriétés de sûreté et de sécurité à des exigences. Les propriétés qui seront modélisées formellement après la conception sont ici décrites sous la forme de test-cases SysML stéréotypés `<<Property>>` : ces propriétés sont à cette étape de simples identifiants.

4. HYPOTHÈSES DE MODÉLISATION

Un modèle est une abstraction d'un système réel qui ignore nécessairement certains détails d'implantation voire des pans entiers des fonctionnalités que ce système doit offrir. Il faut donc exprimer clairement au travers d'une liste, les hypothèses simplificatrices sous lesquelles le modèle est valide.

Les hypothèses sous-jacentes au modèle du four s'expriment au travers de notes insérées dans le diagramme d'exigences. Ces hypothèses concernent les entrées, les sorties, les conditions d'initialisation, les conditions de terminaison et enfin les fonctions du contrôleur de four à micro-ondes.

5. ANALYSE

Le diagramme de cas d'utilisation délimite le périmètre du système et relie les fonctions que celui-ci doit implanter à des acteurs humains et matériels externes. La documentation de cas d'utilisation par des diagrammes de séquences répond bien aux besoins de description d'un système communiquant soumis à des contraintes de temps.

Le modèle du four à micro-ondes inclut un diagramme de cas d'utilisation extrêmement simple, limité au cas d'utilisation « Heat Plate » documenté

par deux diagrammes de séquences. Le premier diagramme traite le système comme une boîte noire qui interagit avec ses acteurs externes. Le second éclate le premier pour faire apparaître la structure interne du système, facilitant la transition vers la définition d'une architecture par un diagramme de blocs.

6. CONCEPTION, CONCEPTION DÉTAILLÉE ET PROPRIÉTÉS

Un diagramme de blocs décrit une hiérarchie de blocs dotés de ports (asynchrones ou synchrones) nécessaires aux opérations de composition et renommage. Les attributs d'un bloc caractérisent son état et les méthodes participent à la définition de son comportement. Des blocs dits cryptographiques définissent en outre des fonctions cryptographiques de base : cryptage et décryptage symétrique et asymétrique, calcul de MAC, etc.

Le diagramme de la figure 2 décrit un système qui relie un four à micro-ondes à une télécommande via une communication sans fil sécurisée. Le four est décomposé pour faire apparaître un contrôleur relié à des capteurs (boutons, interface avec la télécommande) et des actionneurs (magnétron). La liaison sans fil entre la télécommande et le four est modélisée par un canal public (tous les autres canaux sont privés, ce qui revient à dire qu'un attaquant ne peut écouter les données qui y transitent). Deux types de données sont définis (Message, Key). En complément, un pragma `#InitialCommonKnowledge` spécifie les valeurs partagées par les blocs avant l'exécution du système. En l'occurrence, la télé-




Figure 2 : Diagramme d'instances de blocs

commande et le récepteur sans-fil du four partagent une clé nommée PSK (Pre-Shared Key).

Un diagramme machine à états AVATAR décrit une machine à états communicante avec manipulation de variables et gestion de temporisation, temps de calcul et retards sur le déclenchement de transitions. La figure 3 décrit le comportement d'un réchauffe-plat à micro-ondes, robuste aux ouvertures de porte en cours de fonctionnement et respectueux de la durée de cuisson transmise par ailleurs par la télécommande ou le bouton de réglage implanté sur le four.

Les propriétés de sûreté sont décrites à l'aide de diagrammes paramétriques SysML, étendus avec de nouvelles contraintes, et renommés TEPE [6]. Ces diagrammes mettent en évidence des relations logiques entre valeurs d'attributs et occurrences de signaux dans le système. Avec cette approche, nous avons par exemple modélisé la propriété suivante : « Le magnétron ne doit pas fonctionner plus de 10 unités de temps d'affilée à pleine puissance ».

Les propriétés de sécurité sont quant à elles spécifiées sous la forme de pragmas définis dans une note du diagramme de blocs :

- #Confidentiality spécifie une propriété de confidentialité. Ici, on estime que la durée de cuisson envoyée par la télécommande au four est une donnée confidentielle.
- #Authenticity spécifie l'authenticité d'un message envoyé par un bloc vers un autre bloc. Dans notre système, nous utilisons ce pragma pour spécifier que les messages reçus par le four doivent avoir été envoyés précédemment par la télécommande de ce four, et donc non par un attaquant.

Combiner simulation et vérification formelle de modèles revient à mettre en place un premier filtre d'erreurs par analyse d'un modèle dont on peut tirer ensuite un code exécutable. Cette facilité de prototypage ne sera pas présentée dans la suite de cet article. Le paragraphe qui suit concentre la discussion sur la détection au plus tôt des erreurs de conception par simulation d'un modèle AVATAR et vérification de propriétés au travers des outils com-




Figure 3 : Diagramme de machine à états du contrôleur

pagnons de TTool, à savoir UPPAAL [13] et ProVerif [10].

7. ANALYSE DES MODÈLES

Le simulateur intégré à TTool permet de tracer une exécution partielle du comportement du système sous forme d'un diagramme de séquences. La figure 4 en donne un exemple lié à l'ouverture de la porte du four en cours de cuisson. Une interface graphique permet de contrôler cette simulation de façon graphique, tout en animant les diagrammes SysML. Aussi, est-il possible d'ajouter des points d'arrêt (*breakpoints*) directement sur les modèles SysML, en cours de simulation. Le simulateur permet aussi de revenir en arrière dans les transac-




Figure 4 : Trace de simulation

tions, de visualiser les valeurs courantes des variables des blocs, etc.

L'outil TTool est capable de traduire un diagramme de blocs AVATAR et les diagrammes de machines à états associés dans un automate temporisé au format accepté par l'outil UPPAAL. Les informations liées à la sécurité sont ignorées lors de la génération de ces automates. Le vérificateur UPPAAL de modèles permet de confronter un modèle de conception aux exigences et propriétés définies dans les étapes précédentes. Sur le modèle du four à micro-ondes, la propriété de sûreté liée à la puissance du magnétron a ainsi pu être vérifiée. Le même modèle AVATAR a ensuite été traduit par TTool dans le format accepté par l'outil ProVerif (Pi-calcul). Les deux propriétés de sécurité précitées (confidentialité, authenticité) ont été prouvées comme étant vérifiées par le modèle. Dans les deux cas de vérification, aucune maîtrise des langages ou outils de vérification formelle sous-jacents n'est nécessaire puisque TTool implante une approche presse-bouton.

8. PROJETS ACADÉMIQUES ET INDUSTRIELS UTILISANT TTOOL

L'étude de cas à vocation pédagogique traitée jusqu'ici n'est qu'un exemple d'utilisation d'AVATAR et TTool pour l'enseignement de la modélisation de systèmes temps réel et distribués. Plusieurs expériences avec des étudiants de niveau Master en école d'ingénieur ou IUT ont montré la facilité d'apprentissage de l'outil et la facilité de détacher les étudiants de spécificités d'AVATAR ou TTool pour se concentrer sur certains fondamentaux tels que la capacité à faire des abstractions et l'application d'une méthode réutilisable dans d'autres environnements SysML temps réel. Des projets étudiants dédiés, par exemple, à la modélisation d'un pacemaker ou d'un drone confirment la facilité de prise en main de TTool.

Cet outil, dont la première version remonte à 2003, capitalise sur les profils UML temps réel TURTLE [3], DIPLODOCUS [4] et CTTool [1]. TURTLE a notamment été utilisé pour la preuve de protocoles de diffusion de données (projet européen Maestro, UDCast), pour la preuve de propriétés temporelles dans le cadre du projet national SAFECast, et pour la preuve de propriétés de sûreté de gestionnaire d'énergie des plates-formes matérielles (DoceaPower). DIPLODOCUS a été développé en partenariat avec Texas Instruments et Freescale, pour lequel il a été utilisé pour la conception de systèmes-sur-puce pour terminaux mobiles, en particulier pour des applications multimédia : codage et décodage vidéo et pour stations de base (couches MAC de LTE). AVATAR est actuellement utilisé dans le cadre du projet européen EVITA qui s'intéresse notamment à la preuve de propriétés de sécurité dans les systèmes embarqués automobiles.

9. POSITIONNEMENT PAR RAPPORT AUX TRAVAUX DANS LE DOMAINE

L'outil Rhapsody [11] permet la vérification formelle de propriétés en s'appuyant sur UPPAAL, sans distinction explicite entre exigences et propriétés, ni expression formelle de ces propriétés dans des diagrammes spécifiques comme c'est le cas en AVATAR. De plus, Rhapsody contraint à saisir les propriétés sous forme de formules de logique temporelle alors que TTool permet la preuve de propriétés d'accessibilité d'actions avec un simple click droit sur ces actions.

L'environnement OMEGA2 [7] possède une connexion forte avec Rhapsody, car il implémente une sémantique similaire. OMEGA2 supporte de plus les diagrammes d'exigences SysML, alors qu'ARTISAN [5] les étend pour supporter les flux continus. De plus, les modèles ARTISAN supportent des probabilités et des régions interruptibles, deux concepts absents d'AVATAR, qui offre simplement l'interruption d'états hiérarchiques.

TTool offre une petite dizaine de profils UML, en particulier TURTLE [3], DIPLODOCUS [4] et AVATAR. Il peut être facilement étendu pour en offrir davantage : quelques jours de développement suffisent en général. Mais, à la différence de TOPCASED [2], TTool n'offre pas la méta-modélisation. Il n'est pas non plus lié à Eclipse, ce qui le rend indépendant de tout autre environnement.

Finalement, TTool offre un environnement multi-profils qui met en œuvre la vérification formelle de propriétés par une approche de type presse-bouton. En particulier, le nouvel environnement AVATAR, basé sur SysML, couvre les phases de recueil d'exigence jusqu'au prototypage, tout en offrant la possibilité de vérifier formellement depuis un même modèle des propriétés de sûreté et de sécurité. Cette dualité sûreté - sécurité nous paraît d'autant plus importante avec l'interconnexion omniprésente des systèmes embarqués de nouvelle génération.

10. CONCLUSION ET PERSPECTIVES

Le langage de modélisation AVATAR appuyé sur SysML, l'outil en mode libre TTool et la méthode déroulée dans l'article définissent un cadre avenu mais formel de spécification, conception et prototypage de systèmes temps réel, distribués et sécurisés.

Le four à micro-ondes qui sert d'exemple dans cet article nous permet d'illustrer les différentes phases de modélisation et de vérification, en particulier l'expression de propriétés de sûreté de fonctionnement et de sécurité ainsi que leurs preuves formelles.

Nos travaux futurs concernent le renforcement des propriétés de sûreté et de sécurité modélisables et prouvables avec notre environnement. À titre

d'exemple, nous travaillons à la définition de preuve de propriétés d'intégrité et de fraîcheur. Nous projetons par ailleurs d'inclure à TTool un assistant méthodologique qui facilitera la prise en main de l'outil TTool et du langage AVATAR.

11. RÉFÉRENCES

- [1] S. Ahumada, L. Apvrille, T. Barros, A. Cansado, E. Madelaine et E. Salageanu : *Specifying fractal and GCM components with UML* ; in Proceedings of the XXVI International Conference of the Chilean Computer Science Society (SCCC'07), Iquique, Chili, novembre 2007.
- [2] M. Audrain et B. Marconato : *Topcased 3.4 tutorial - requirement management* ; in <http://www.topcased.org/index.php?documentsSynthesis=y&Itemid=59>, 2010.
- [3] L. Apvrille, J.-P. Courtiat, C. Lohr et P. de Saqui-Sannes : *TURTLE: A real-time UML profile supported by a formal validation toolkit* ; in IEEE Transactions on Software Engineering, volume 30, pages 473–487, juillet 2004.
- [4] L. Apvrille, W. Muhammad, R. Ameer-Boulifa, S. Coudert et R. Pacalet : *A UML-based environment for system design space exploration* ; in Proceedings of the 13th IEEE International Conference on Electronics, Circuits and Systems (ICECS '06), pp.1272–1275, Nice, France, décembre 2006.
- [5] M. Hause et J. Holt : *Testing solutions with UML/SysML* ; in <http://www.artistembedded.org/docs/Events/2010/UMLAADL/slides/Session1MatthewHause.pdf>, 2010.
- [6] D. Knorreck, L. Apvrille et P. de Saqui-Sannes : *Tepe: a SysML language for time-constrained property modeling and formal verification* ; in Proceedings of the third IEEE International workshop UML and Formal Methods - ULM&FM'2010, Shanghai, Chine, novembre 2010.
- [7] I. Ober et I. Dragomir : *OMEGA2: A new version of the profile and the tools* ; in UML&AADL'2009 - 14th IEEE International Conference on Engineering of Complex Computer Systems, pages 373–378, Potsdam, Allemagne, juin 2009.
- [8] OMG. *Systems Modeling Language (SysML)* ; in <http://www.sysml.org>, 2011.
- [9] OMG. *Unified Modeling Language (UML)* ; in <http://www.uml.org>, 2011.
- [10] Proverif ; in <http://www.proverif.ens.fr/>, 2011.
- [11] E. C. da Silva et E. Villani : *Integrando SysML e model checking para V&V de software critico espacial* ; in Brazilian Symposium on Aerospace Engineering and Applications, São José dos Campos, SP, Brésil, septembre 2009 (en portugais).
- [12] TTool, The TURTLE Toolkit ; in <http://labsoc.comelec.telecom-paristech.fr/ttool>, 2011.
- [13] UPPAAL ; in <http://www.uppaal.com>, 2011.