

Analyse d'architectures de multiplieurs en vue de la basse consommation

Mariem SLIMANI et Philippe MATHERAT Institut Telecom, Telecom Paris Tech, COMELEC, 46 rue barrault, 75634, Paris, FRANCE

Objectifs

- Etudier les performances des différentes architectures de multiplieurs.
- Comparer la consommation des multiplieurs Combinatoires et ceux séquentiels pour se donner une idée sur la relation logicialité/consommation.


Architectures de Multiplieurs

Principe de multiplication de deux nombres binaires :

Plusieurs méthodes d'implémentation :


- Combinatoire : Fonction logique à partir d'une table de vérité;
- Séquentiel : Algorithme « Shift-and-add ».

Diagramme de Conception



Résultats de Simulations

Algori- thme	Combinatoires			Séquentiels		
	MRC	MW	CSM	MS	MR1	MR2
Surface(µm²)	661.4	657.28	866.8	804.4	940.16	648.4
$P_{T}(\mu m)$	564.2	602.5	1252.5	382.9	506.6	223.8
F(mul/s)	F	F	F	F/18	F/9	F/9
E(fJ)	564.2	602.5	1252.5	6893.6	4560.1	2014.2
E/E1	1	1.06	2.21	12.21	8.08	3.569



Conclusion

- Pour une application à basse consommation, le multiplieur combinatoire MRC est à sélectionner parmi tous les multiplieurs combinatoires et le multiplieur MR2 est le meilleur multiplieur séquentiel.
- Les multiplieurs séquentiels consomment beaucoup plus que les multiplieurs combinatoires, cela permet de nous confirmer en premier temps le fait que « plus c'est logicielle, plus ça consomme ».

JNRDM 2010