Génération automatique d'interface de communication exigeant une flexibilité qui dépasse les capacités des méthodes de conception sur lesquelles s'appuient les outils de synthèse actuels. Nous proposons (1) un modèle formel basé sur des graphes pour représenter les relations temporelles existant entre les données d'entrée/sortie qui transitent par l'interface à concevoir, (2) une approche de fusion de graphe lorsqu'il existe plusieurs modes d'interfaçage et (3) un algorithme de parcours de graphe pour réaliser l'assignation des données sur des structures de mémorisation de type pile (FIFO), file (LIFO) et registre. L'approche proposée permet une exploration architecturale rapide et performante de l'espace de conception. A partir d'une unique description de la règle d'entrelacement ou d'interfaçage (réalisée à l'aide du langage C), une variété d'architectures spécifiques (décrites en VHDL RTL synthétisable) est obtenue.