Dans la méthodologie de conception des circuits intégrés, la vérification fonctionnelle constitue un goulot d'étranglement : elle nécessite des temps de calculs et des investissements importants. Dans ce papier, nous présentons une approche basée sur la simulation qui permet d'améliorer cette vérification fonctionnelle. Cette approche combine les techniques du test par mutation et l'efficacité des algorithmes génétiques pour générer des vecteurs de test.