Chapter "Formal Verification" - Archive ouverte HAL
Chapitre D'ouvrage Année : 2005

Chapter "Formal Verification"

Matthieu Moy (1)
Matthieu Moy
VERIMAG
CV

Résumé

This chapter is mostly an adaptation of the paper "LusSy: A Toolbox for the Analysis of Systems-on-a-Chip at the Transactional Level" to the context of the book written by my team in STMicroelectronics. It presents the toolchain LusSy and its application to formal verification of SystemC programs.

Domaines

Systèmes embarqués Informatique et langage [cs.CL] Langage de programmation [cs.PL] Modélisation et simulation

Matthieu Moy  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00311014

Soumis le : mardi 12 août 2008-13:35:19

Dernière modification le : mercredi 18 décembre 2024-10:04:04

Fichier non déposé

Dates et versions

hal-00311014 , version 1 (12-08-2008)

Identifiants

  • HAL Id : hal-00311014 , version 1

Citer

Matthieu Moy. Chapter "Formal Verification". Frank Ghenassia. Transaction-Level Modeling with SystemC. TLM Concepts and Applications for Embedded Systems, Springer, 15 p., 2005, ISBN: 0-387-26232-6. ⟨hal-00311014⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UGA IMAG CNRS VERIMAG TDS-MACS
102 Consultations
0 Téléchargements

Partager

More