Phase Locked Loop
Résumé
This patent presents a new Phase Locked Loop architecture named 'Composite PLL', which provides enhanced characteristics in terms of bandwidth and acquisition time.
Yann Deval : Connectez-vous pour contacter le contributeur
https://hal.science/hal-00266044
Soumis le : jeudi 20 mars 2008-18:04:50
Dernière modification le : lundi 5 juin 2023-16:52:11