Une architecture SMT pour le temps-réel strict - Archive ouverte HAL Accéder directement au contenu
Pré-Publication, Document De Travail Année : 2008

Une architecture SMT pour le temps-réel strict

Résumé

Les processeurs multi-flot simultané (Simultaneous Multithreading ou SMT) peuvent être de bons candidats pour satisfaire les exigences en performances toujours croissantes des applications embarquées. Toutefois, les architectures SMT classiques ne présentent pas toujours la prévisibilité temporelle nécessaire pour permettre une analyse statique de temps d'exécution pire cas (Worst-Case Execution Times ou WCET). Dans cet article, nous analysons la prévisibilité de différentes politiques de contrôle des ressources partagées implémentées sur les coeurs SMT existants. Ensuite, nous proposons une architecture SMT conçue pour exécuter un thread temps-réel strict de façon à ce que son temps d'exécution pire cas soit analysable même si d'autres threads (non critiques) sont exécutés simultanément. Des résultats expérimentaux montrent que cette architecture reste performante, en moyenne et dans le pire cas.
Fichier principal
Vignette du fichier
BaRoSa2008.2.pdf (189.49 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Loading...

Dates et versions

hal-00202828 , version 1 (08-01-2008)

Identifiants

  • HAL Id : hal-00202828 , version 1

Citer

Jonathan Barre, Christine Rochange, Pascal Sainrat. Une architecture SMT pour le temps-réel strict. 2008. ⟨hal-00202828⟩
163 Consultations
113 Téléchargements

Partager

Gmail Facebook X LinkedIn More