Constrained algorithmic IP design for system-on-chip - Archive ouverte HAL
Article Dans Une Revue Integration, the VLSI Journal Année : 2007

Constrained algorithmic IP design for system-on-chip

Philippe Coussy
Lab-STICC_UBS_CACS_MOCS
E. Casseau
  • Fonction : Auteur
Laboratoire d'Electronique des Systèmes TEmps Réel
Pierre Bomel
Lab-STICC_UBS_CACS_MOCS
CV
Adel Baganne
  • Fonction : Auteur
  • PersonId : 842726
Lab-STICC_UBS_CACS_MOCS
E. Martin
  • Fonction : Auteur
Laboratoire d'Electronique des Systèmes TEmps Réel

Domaines

Micro et nanotechnologies/Microélectronique

Philippe Coussy  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00153087

Soumis le : vendredi 8 juin 2007-11:59:46

Dernière modification le : mardi 27 août 2024-12:40:17

Fichier non déposé

Dates et versions

hal-00153087 , version 1 (08-06-2007)

Identifiants

  • HAL Id : hal-00153087 , version 1

Citer

Philippe Coussy, E. Casseau, Pierre Bomel, Adel Baganne, E. Martin. Constrained algorithmic IP design for system-on-chip. Integration, the VLSI Journal, 2007, 40 (2), pp.XX-XX. ⟨hal-00153087⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST CNRS LESTER UBS LAB-STICC_UBS ENIB LAB-STICC_ENIB LAB-STICC
52 Consultations
0 Téléchargements

Partager

More