A LUT based high level synthesis framework for reconfigurable architectures - Archive ouverte HAL
Chapitre D'ouvrage Année : 2003

A LUT based high level synthesis framework for reconfigurable architectures

Loïc Lagadec
Laboratoire d'Electronique des Systèmes TEmps Réel
CV
Bernard Pottier
Lab-STICC_UBO_CACS_MOCS
Oscar Villellas
  • Fonction : Auteur
Laboratoire d'Electronique des Systèmes TEmps Réel

Erwan Fabiani  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00084269

Soumis le : jeudi 6 juillet 2006-12:10:44

Dernière modification le : mardi 27 août 2024-12:39:59

Fichier non déposé

Dates et versions

hal-00084269 , version 1 (06-07-2006)

Identifiants

  • HAL Id : hal-00084269 , version 1

Citer

Loïc Lagadec, Bernard Pottier, Oscar Villellas. A LUT based high level synthesis framework for reconfigurable architectures. Domain-Specific Processors : Systems, Architectures, Modeling and Simulations, Marcel Dekker, pp.19-39, 2003. ⟨hal-00084269⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST CNRS LESTER LAB-STICC_UBO ENIB LAB-STICC_ENIB LAB-STICC IBNM
99 Consultations
0 Téléchargements

Partager

More