Gate-last integration on planar FDSOI for low-VTp and low-EOT MOSFETs - FMNT - Fédération Micro- et Nano- Technologies Accéder directement au contenu
Article Dans Une Revue Microelectronic Engineering Année : 2013

Gate-last integration on planar FDSOI for low-VTp and low-EOT MOSFETs

Cédric Leroux
  • Fonction : Auteur
X. Garros
  • Fonction : Auteur
R. Gassilloud
  • Fonction : Auteur
P. Besson
  • Fonction : Auteur
M.C. Roure
  • Fonction : Auteur
C. Euvrard
  • Fonction : Auteur
M. Rivoire
  • Fonction : Auteur
A. Seignard
  • Fonction : Auteur
L. Desvoivres
  • Fonction : Auteur
N. Allouti
  • Fonction : Auteur
P. Caubet
  • Fonction : Auteur
U. Weber
  • Fonction : Auteur
P.K. Baumann
  • Fonction : Auteur
O. Weber
  • Fonction : Auteur
L. Tosti
  • Fonction : Auteur
P. Perreau
  • Fonction : Auteur
F. Ponthenier
  • Fonction : Auteur
T. Poiroux
  • Fonction : Auteur

Dates et versions

hal-00996453 , version 1 (26-05-2014)

Identifiants

Citer

S. Morvan, F. Andrieu, Cédric Leroux, X. Garros, M. Casse, et al.. Gate-last integration on planar FDSOI for low-VTp and low-EOT MOSFETs. Microelectronic Engineering, 2013, 109, pp.306-309. ⟨10.1016/j.mee.2013.03.045⟩. ⟨hal-00996453⟩
289 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More